schema sintesi diretta digitale

Sezione dedicata al linguaggio di descrizione hardware per logiche programmabili

schema sintesi diretta digitale

Postby giuseppe01051984 » 04 Oct 2013, 11:22

Potreste descrivermi il funzionamento dello schema in allegato?
Dovrei iniziarne la descrizione in vhdl.
Attachments
schema.png
schema.png (16.54 KiB) Viewed 5006 times
giuseppe01051984
 
Posts: 49
Joined: 06 Sep 2013, 13:16

Re: schema sintesi diretta digitale

Postby Leonardo » 04 Oct 2013, 12:35

E' la tecnica abbastanza classica che puoi trovare descritta nei libri dedicati all'argomento o in innumerevoli pagine sul web e application notes di IC DDS.

In sostanza viene sfruttato il fatto che la fase di una sinusoide è lineare.

Il concetto che deve essere chiaro è che all'uscita NON hai una sinusoide continua ma solamente dei codici che se passati ad un DAC con adeguata risoluzione possono trasformarsi un una sinusoide discretizzata che dovrà essere filtrata per avvicinarsi ad una sinusoide ideale.

Visto che l'argomento è stato trattato in passato con tanto di codice VHDL pubblicato e analisi all'oscilloscopio ti lascio due thread da leggere:

http://www.delucagiovanni.com/public/phpbb3/viewtopic.php?f=10&t=269

http://www.delucagiovanni.com/public/phpbb3/viewtopic.php?f=5&t=261

Che possono costituire una base su cui partire, per quanto riguarda il filtraggio un altra interessante thread è

http://www.delucagiovanni.com/public/phpbb3/viewtopic.php?f=15&t=444

Leonardo
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: schema sintesi diretta digitale

Postby giuseppe01051984 » 04 Oct 2013, 17:46

Grazie Leonardo, ma prima di passare al vhdl mi servirebbe una buona base teorica sull'argomento.
Sto cercando in rete ma non riesco ancora a trovare la tecnica proposta nello schema.
Ho capito come funziona quella col complemento ma questa non ancora...
Non mi è chiaro perchè uso dei moltiplicatori(invece del complemento) sia in ingresso che in uscita alla ROM
e come funziona il blocco mod π/2... ..
giuseppe01051984
 
Posts: 49
Joined: 06 Sep 2013, 13:16

Re: schema sintesi diretta digitale

Postby Leonardo » 04 Oct 2013, 18:08

Devi seguire per forza quello schema che hai postato? Ti consiglio caldamente di valutare alternative se hai difficoltà a capirlo.

mod pi/2 serve per riportare la fase tra 0 e pi/2.
mod è l'operazione modulo, un esempio semplice è l'orologio analogico, ipotizzando di avere un accumulatore delle ore che non riparte dopo le 12 ma continua indefinitivamente per conoscere la posizione della lancetta sarà necessario effettuare "acc mod 12", es. se l'accumulatore vale 15, eseguendo 15 mod 12 troverai le 3, la posizione dell'orologio analogico.

Analogamente per la fase se si vuole restare nel quadrante tra 0 e pi/2 per evitare di memorizzare tutto il periodo ma solo pi/2 si farà il modulo. Nello schema è infatti solamente memorizzato il periodo pi/2 diviso tra le due rom con periodo pi/4 l'una.

Si operano poi delle trasformazioni (dove vedi msb, moltiplicatori e mux) per trasformare la fase e l'uscita in quella desiderata partendo dalla tabella ridotta per semplici considerazioni geometriche.

Ciao
Il mio blog di elettronica: http://electro-logic.blogspot.it
User avatar
Leonardo
 
Posts: 502
Joined: 29 May 2013, 22:31
Location: Parma

Re: schema sintesi diretta digitale

Postby giuseppe01051984 » 04 Oct 2013, 18:18

Ti ringrazio leonardo...è una breve descrizione che di sicuro mi sarà utile.
Lo schema mi è stato dato dal prof. e non penso ammetta alternative!!!!
ciao
giuseppe01051984
 
Posts: 49
Joined: 06 Sep 2013, 13:16


Return to VHDL x FPGA

Who is online

Users browsing this forum: No registered users and 19 guests

cron