Dubbi sull'interfaccia al chip

Sezione dedicata alle logiche programmabili

Dubbi sull'interfaccia al chip

Postby Masso » 09 May 2013, 09:46

Salve, ho appena acquistato una scheda DE0-nano.
La mia intenzione è quella di costruire delle piccole schedine ADD-ON per fare dei semplici esperimenti, nulla di complicato, semplici LED pulsanti, LCD 2X16 e poco di più.
Siccome durante le lezioni ci hanno “terrorizzato” su quanto le FPGA sono fragili e facili da rompere, volevo chiedere a qualcuno più esperto quali sono gli accorgimenti da adottare per interfacciarsi al chip?

Posso fare fede alla tabella 1-1 di questo documento (soprattutto per i valori della max corrente)?
http://www.altera.com/literature/hb/cyc ... -53001.pdf

Cosa sono gli “IOH/IOL Current Strength” che vedo nella tabella 6-2 di questo documento?
http://www.altera.com/literature/hb/cyc ... -51006.pdf

Ringrazio in anticipo per le eventuali risposte.
FM
Masso
 
Posts: 8
Joined: 04 May 2013, 10:46

Re: Dubbi sull'interfaccia al chip

Postby flz47655 » 09 May 2013, 10:09

Ciao,

Prima di giocare con l'I/O dell'FPGA hai già provato con qualche micro? Bruciare una schedina da 80€ è molto diverso dal bruciare un micro-controllore da 2€ che puoi sostituire senza buttare via tutto.

Per quanto riguarda le domande: il data-sheet è la "fonte ufficiale" quindi puoi farci fede a patto di capire quello che c'è scritto

IOH è la corrente di uscita quando il livello è alto
IOL è la corrente di uscita quando il livello è basso

L'I/O della Cyclone IV purtroppo non è semplicissimo da capire, presenta numerose opzioni e modalità, il datasheet penso te ne abbia dato un'idea ;)

Se sei all'inizio ti consiglio di seguire inizialmente passo passo (senza sgarrare) i tutorial di Terasic della scheda che spiegano molto bene e mostrano come utilizzare i led ed i pulsanti on-board.

Anch'io ho comprato la DE0-Nano ma per fare pratica con l'I/O dopo i micro-controllori che sono spesso molto più "robusti" sono passato prima a qualche CPLD da pochi euro, dopo mi sono sentito abbastanza sicuro (e consapevole) per mettere mano all'IO della DE0-Nano.

Ciao
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: Dubbi sull'interfaccia al chip

Postby Masso » 09 May 2013, 10:35

Per quanto riguarda i micro ho già parecchia esperienza, quello che volevo sapere è se la posso applicare direttamente all'FPGA, ossia: per un led basta che metto una resistenza o serve un buffer di corrente; per i pulsanti, normale pull-up o serve qualche soluzione particolare; ..........

Avevo capito che IOH ed IOL erano i livelli di correnti quando il segnale è alto e basso, quello che volevo sapere è perchè nella tabella 6-2 non si superano mai i 16 mA, mentre nella 1-1 dell'altro documento c'è scritto che la corrente è da -25 a +40 mA per ogni PIN.
Masso
 
Posts: 8
Joined: 04 May 2013, 10:46

Re: Dubbi sull'interfaccia al chip

Postby flz47655 » 09 May 2013, 11:31

Ciao
Premetto che non sono un esperto, prendi con le pinze quello che dico.

-25 +40mA è l'Absolute Maximum Ratings for Cyclone IV Devices, limite che non va mai superato per nessun motivo con nessuno standard.

Non è facile come nei micro, puoi impostare diversi standard di I/O come 3.3-V LVTTL, 2.5v, 1.8v, etc.. ci sono poi gli standard di I/O differenziale SSTL-2, etc..

In base allo standard scelto (che si imposta tramite Quartus) si hanno vincoli diversi, nel paragrafo "I/O Standard Specifications" vengono specificati.

Se hai 4mA di corrente secondo lo standard scelto puoi utilizzare una resistenza, un transistor, un buffer, quello che vuoi purché non venga superato il limite di 4mA uscenti dal pin nonostante l'absolute maximum rating sia 40mA.

Nel CD della DE0-Nano come ti dicevo è presente un tutorial che ti mostra tutti i passaggi da fare per accendere un led che è già sulla scheda assieme alla sua resistenza come mostrato nello schema nelle pagine prima.

Per i pulsanti valgono le stesse cose dette prima, se fai un corto quando il pulsante è premuto si rompe tutto, serve quindi una resistenza.

I pulsanti on-board hanno resistenza e debouncing mi sembra, è tutto spiegato nel DE0-Nano User Manual che puoi trovare aggiornato online http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=139&No=593&PartNo=4.

L'I/O è delicato (sopratutto ad alte frequenze) anche per eventuali over/under shoot che per brevi periodi possono portare fuori specifiche i pin, nel datasheet è spiegato anche questo aspetto.

La tabella 6.2 mostra le feature supportate dagli standard che supportano l'adattamento di impedenza e le terminazioni in serie, per farla breve da quel che ho capito tutti questi standard NON sono pensati per pilotare carichi come led ma per comunicare ad alte frequenze con altri dispositivi.

Spero di aver chiarito qualche dubbio
Giovanni sicuramente saprà darti qualche info di più

Ciao
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: Dubbi sull'interfaccia al chip

Postby legacy » 09 May 2013, 11:51

Fondamentalmente le regole, necessarie non sufficienti, sono 2
1) essere consapevole dello stdIO che configuri per ogni pin che colleghi al mondo esterno
2) imparare ad usare buffer di corrente, nell'ottica meglio bruciare il buffer che il portIO fpga/cpld
legacy
 
Posts: 862
Joined: 12 Mar 2012, 11:30

Re: Dubbi sull'interfaccia al chip

Postby Masso » 09 May 2013, 12:42

Il buffer di corrente mi sembra un ottima idea, cercando in rete ho visto il MM74HC245A, pensi che possa andare bene o mi puoi consigliare qualcosa di più adatto?
Masso
 
Posts: 8
Joined: 04 May 2013, 10:46

Re: Dubbi sull'interfaccia al chip

Postby m.brox » 09 May 2013, 12:57

ciao ragazzi,
però dico io XD,

facciamo di tutto per ridurre il numero di chip e alla fine reintroduciamo buffer, interfacce ed altro.
io non ho avuto alcun problema ad utilizzare la DE0-nano come scheda per la sperimentazione.
ho collegato pulsanti sui pin, led, e ultimamente anche un lcd 16x2 senza nessun buffer !! non saprei se sono stato fortunato fin ora.
voi che dite?

ciao a tutti
m.brox
 
Posts: 22
Joined: 08 Nov 2012, 21:02

Re: Dubbi sull'interfaccia al chip

Postby flz47655 » 09 May 2013, 13:30

@m.bronx: non è questione di fortuna, basta non chiedere più corrente di quella che il CycloneIV ci può dare nella configurazione scelta e tutto va bene :)
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: Dubbi sull'interfaccia al chip

Postby m.brox » 09 May 2013, 13:40

@flz,
a prop del "fortunato" era solo un modo di dire. lo so che dipende dalla corr max, quello, almeno lo so.

tu hai la stessa scheda? se si, che prb hai incontrato nell'interfacciamento? hai adottato qualche protez particolare? o no.

ciao
m.brox
 
Posts: 22
Joined: 08 Nov 2012, 21:02

Re: Dubbi sull'interfaccia al chip

Postby flz47655 » 09 May 2013, 13:56

Ciao m.brox (scusami prima ho scritto broNx)
Si ho la stessa scheda anch'io, sostanzialmente la uso molto poco per l'I/O, preferisco sia solo "il cervello" dei miei sistemi, sostanzialmente la uso a scopo auto-didattico. Per fare I/O preferisco utilizzare MCU da pochi euro.

Ciao
flz47655
 
Posts: 639
Joined: 19 Jan 2012, 21:16

Re: Dubbi sull'interfaccia al chip

Postby Masso » 09 May 2013, 14:44

@m.brox
ciao, è giusto il discorso che fai al riguardo del numero dei chip, ma secondo me queste sono considerazioni da fare quando si progetta un prototipo o un prodotto finale, durante la fase di sperimentazione non penso che la riduzione del numero dei chip sia fondamentale. Mettere un buffer può essere inutile, ma ti fa stare tranquillo.
Ora sto disegnando il pcb della scheda 16 led + 8 pulsanti e penso che userò i buffer MM74HC245A in entrambi i casi.
Masso
 
Posts: 8
Joined: 04 May 2013, 10:46

Re: Dubbi sull'interfaccia al chip

Postby deluca » 09 May 2013, 20:00

@ciao a tutti.

devo dire che anche io non mi sono mai posto il problema di inserire buffer di I/O per proteggere i dispositivi a logica programmabile. Non ricordo di aver mai bruciato un CPLD o un FPGA.
Le uniche volte che ho usato dei buffer è stato per adattare i livelli di tensione tra gli fpga a bassa tensione di I/O e dispositivi / periferiche TTL o CMOS classici.
Certamente, se si hanno dubbi circa le connessioni, le correnti assorbite e quant'altro e si vuole protopipare e smanettare, allora l'idea di interporre eventuali buffer non è da scartare.
Ricordatevi cmq che quando si presenta un problema legato ad extra-tensioni o peggio ancora, scariche elettrostatiche di una certa entità.... anche i buffer serviranno a ben poco.
Ciao
Il mio sito: http://www.delucagiovanni.com ......e la chat: chat/
User avatar
deluca
Site Admin
 
Posts: 1104
Joined: 19 Jun 2011, 10:44
Location: 95123 - Catania (Italy)


Return to FPGA & CPLD

Who is online

Users browsing this forum: No registered users and 25 guests

cron