Problemi generazione rampe digitali

[syntronik]

Salve, sono un nuovo iscritto, lavoro con cpld della altera, MAX2, sto facendo un dispositivo di cui ho già fatto
quasi tutto quello che mi serviva, in VHDL, purtroppo mi sono impantanato e non riesco più a proseguire, chiedevo
se qualcuno può darmi una mano, almeno un input per poter poi proseguire, cerco di descrivere cosa devo fare e dove
mi sono "insabbiato".
Ho fatto una scheda che mi dovrebbe mettere fuori degli impulsi per pilotare degli step motor, clock e dir,
ho un display, che mi visualizza la frequenza che mi serve, impostabile con un pulsante, ad esempio imposto 1,5 KHZ,
fin qui tutto bene, ho la mia frequenza stabilita in 5 contatori BCD, fatto in questo modo, per poi poterlo visualizzare sul display.
Ora con altri due pulsanti,( avanti o indietro) dovrei generare la frequenza con un andamento progressivo, cioè generare un impulso da 10 microsecondi,
che parte piano, poi progressivamente incrementa sino ad arrivare alla frequenza impostata nel display, cioè il contatore, questo
deve farlo sin che tengo premuto il pulsante, quando lo rilascio, in qualsiasi punto, o al massimo se ci sono arrivato
oppure, per esempio a 500 Hz, deve decrementare ma con lo stesso andamento lento che usa per incrementare, sino a quando arriva a zero,
e fermarsi, ovviamente se tenendo premuto il bottone, arriva alla frequenza impostata, deve continuare a generare
impulsi a quella frequenza, sino a che il pulsante non è rilasciato.
Spero di aver descritto in modo comprensibile, ora se qualche anima buona mi può aiutare, mi farebbe una grande cortesia, so anche
che non è di facile realizzazione, almeno per un principiante come mè, in VHDL, devo anche ammettere, che ho cercato qualche esperto
che mi facesse il lavoro anche a pagamento, ma nessuno mi ha risposto.
Ringrazio anticipatamente eventuale risposta
Saluti
Maurizio

[Leonardo]

Ciao Maurizio,
Le macchine a stati in questi casi sono uno strumento formidabile. Quartus fornisce anche degli strumenti grafici per progettarle, hai già provato in questa direzione?

[syntronik]

Grazie per l'attenzione. No, non ho provato, perchè non ne conosco il funzionamento, comunque fin d'ora mi metterò al lavoro per capire come fare,
frazie di tutto
saluti
Maurizio

[deluca]

@maurizio,
Di solito queste problematiche si risolvono mettendo su una macchina a stati....
ti consiglio prima di descriverne il funzionamento sulla carta (diagramma a bolle) , poi su vhdl o con l'ausilio dei tools che hai a disposizione.

Il tutto si potrebbe anche risolvere instanziando un soc su una fpga ed affidare ad esso, attraverso lo sviluppo di firmware, lo slow-control (vedi gestione parametri, display, pulsanti ecc).

Prendiamo in cosiderazione il fatto di poterla realizzare con una cpld....

Per aiutarci ad aiutarti,
posso chiederti di descrivere in modo schematico il funzionamento del tuo apparato?
ho qualche difficoltà ad interpretare bene il funzionamento.... vediamo se sono riuscito ad interpretarne il funzionaamento:

1) fissi con un pulsante la freq massima che vuoi raggiungere (a step di ?)
2) la tua freq parte da quale valore?
3) tenendo premuto il pulsante (UP) quale deve essere la pendenza della rampa per arrivare alla freq impostata?
4) quando rilasci il pulsante (UP) quale andamento deve avere la freq? deve tornare a zero o deve rimanere ferma all'ultimo valore raggiunto?

ecc ecc


Ciao