Gestione input output con System Generator

Sezione dedicata alle logiche programmabili

Gestione input output con System Generator

Postby niphilum » 03 Mar 2014, 16:24

Salve sono un laureando di ingegneria e devo programmare una scheda virtex 5 ml507 attraverso il System Generator dell xilinx (ambiente di simulazione che si integra in simulink).
Qualcuno sa come fare a specificare un determinato pin di ingresso e di uscita sulla scheda direttamente da simulink?
In teoria dovrebbe essere possibile attraverso il blocco gateway in e gateway out specificando IOB, ma non so cosa mettere.
niphilum
 
Posts: 5
Joined: 03 Mar 2014, 16:16

Re: Gestione input output con System Generator

Postby deluca » 04 Mar 2014, 09:14

salve niphilum,
hai detto bene, lo puoi fare attraverso -> Gateway block e cliccando "implementation" tab, poi tick su "Specify IOB location constraints" e inserendo la location del pin.

Altro modo è specificando i pins sul file '.ucf' (= user constraints file) es: NET "tua_net" LOC="F4";
Ciao
Il mio sito: http://www.delucagiovanni.com ......e la chat: chat/
User avatar
deluca
Site Admin
 
Posts: 1104
Joined: 19 Jun 2011, 10:44
Location: 95123 - Catania (Italy)

Re: Gestione input output con System Generator

Postby niphilum » 04 Mar 2014, 10:15

ho provato e con i riferimenti che ho trovato sul sito della xilinx ed effettivamente funziona. Grazie per la risposta
niphilum
 
Posts: 5
Joined: 03 Mar 2014, 16:16


Return to FPGA & CPLD

Who is online

Users browsing this forum: No registered users and 5 guests

cron