clock fpga

[giuseppe01051984]

Salve,
devo dare dei valori tollerabili al mio sintetizzatore.Per controllare un ingresso a 32 bit avrei bisogno di frequenze di clock
di circa 20ghz.Sono valori di clock accettabili da un FPGA??????

[Leonardo]

Probabilmente solo con dei FPVT (field programmable vacuum tubes)
Scherzi a parte le FPGA non possono implementare logica a tale velocità, prova ad esporre meglio il tuo problema

Ciao

[giuseppe01051984]

Ah ok, è proprio questo che volevo sapere.
Non so se riesco ad esprimermi sull'argomento ma ci provo.Riferiamoci allo scema che metto in allegato.
Ho una FCW (Frequecy Control word) di N=32 bit.Supponiamo per il momento di non voler considerare la variazione da N-->M
con M<N,allora sarà fout=(fclk x FCW)/2^N;
Siccome in uscita dovrò avere fout=125 Mhz non riesco a trovare un modo per mantenere fclk bassa con valori accettabili di FCW.

[Leonardo]

125 MHz in uscita sono una frequenza ragionevole, prima hai parlato di decine di GigaHertz.
Lo scopo è generare una frequenza configurabile? Nel caso come prima indicazione generale ti consiglio di informarti sui PLL della FPGA utilizzata

Ciao

[giuseppe01051984]

fout = 125 Mhz.
In base alla relazione fout=(fclk x FCW)/2^N per avere ciò dovrei utilizzare una fclk dell'ordine dei Ghz.
N b
questo perchè non so fin dove posso scendere con la FCW dove ho impostato un valore di circa 35 x 10^6

[Leonardo]

Le Stratix 5 hanno come fMax del VCO del PLL 1,6 GHz mentre per "la logica" 700Mhz nel caso migliore
Non c'è modo di avere parti della FPGA commerciali a 20 GHz purtroppo. Devi cercare un'altra soluzione

Pensavo in una descrizione a livello maggiore del problema, esempio: devo generare un frequenza da x a y MHz dato un codice a 32 bit d'ingresso, come posso fare?

Ciao

[giuseppe01051984]

Ok Leonardo.Ti ringrazio come al solito !!!!